中国电子标准协会培训中心

  
培训课程筛选


信号完整性-DDR3接口Gbps高速差分SIPI设计

关键字:信号完整性 Gbps SIPI设计 
       信号完整性-DDR3接口Gbps高速差分SIPI设计 word版       课程提纲
主讲专家
---------------------------------
于争  
  开课信息:   课程编号:KC19871  
  开课日期(天数) 上课地区 费用  
  2018年12月21日~2018年12月22日 北京-北京城区 3500  
更多:  
招生对象
---------------------------------
从事硬件开发部门主管、硬件项目负责人、SI工程师、硬件开发工程师、PCB设计工程师、测试工程师、系统工程师、质量管理人员等。
课程内容
---------------------------------
Overview/课程概述

DDR3接口工作不稳定、系统死机、数据读写频繁出错?!
为什么?该如何解决?怎样设计才能一板成功?
5Gbps/10Gbps/28Gbps等高速差分接口,误码率高、链路工作不稳定?!
问题出在哪里?如何解决?怎样设计才能一板成功?
      在长期为客户解决问题并整改的过程中,我们发现,DDR3接口、Gbps高速差分接口是出问题极多的两个部分,大量的整改项目都和这两个接口的问题有关。
      在帮助客户解决故障过程中,我们发现了大量问题:整体设计不合理、关键点控制不到位、细节优化不到位……
      为了提高一板成功率,基于对故障成因的深度分析,本课程对这两种接口的信号完整性及电源完整性设计进行了精心梳理,内容涵盖:SIPI设计的关键点、优化设计方法、必须注意的细节问题、怎样做好设计控制、必要知识点等等。

Benefits /课程收益
解决故障的清晰思路、一板成功的设计秘诀!

Objects /参加对象
从事硬件开发部门主管、硬件项目负责人、SI工程师、硬件开发工程师、PCB设计工程师、测试工程师、系统工程师、质量管理人员等。

Agenda/ 课程大纲
《DDR3接口 / Gbps高速差分SIPI设计》课程大纲
After-第一部分:DDR3接口SIPI设计
1、DDR3 接口 SI/PI 设计内容
      ●  DDR3接口介绍
      ●  DDR3接口信号电源要求
      ●  DDR3接口SI/PI 设计包含哪些内容?
      ●  如何评价DDR接口信号质量?
      ●  导致眼图恶化的因素
      ●  时序分析ABC
      ●  影响时序的因素
      ●  Timing Budget示例
2、DQ/DQS  信号组
      ●  了解SSTL的脾气
      ●  ODT和ZQcalibration
      ●  走线阻抗:50欧? 45欧?40欧? …………
      ●  间距控制:5X?   2X ?  2.5X ?    …………
      ●  如何优化Ron、Z0、ODT组合
      ●  影响时序的因素分析
      ●  扇出长度问题
      ●  走线中途过孔的处理
      ●  怎样规划层叠和参考平面?
3、ADDR/CMD/CNTL_CLOCK信号组
      ●  常用拓扑结构及端接
      ●  摸透Fly-by 结构的脾气
      ●  链中容性负载的影响
      ●  容性负载补偿
      ●  VTT上拉电阻的选择
      ●  主干线长度、DDR区域分段长度、尾巴长度等的影响
      ●  驱动器封装引起的波形变化
      ●  DDR芯片封装引起的信号恶化
      ●  DDR芯片扇出过孔的影响、扇出长度的影响
      ●  Fly-by结构中不同位置的眼图特点
      ●  Fly-By结构综合优化
      ●  Fly-By结构的等长设置
      ●  Timing Budget:示例
      ●  影响jitter的因素分析
      ●  T拓扑与端接
4、DDR3接口电源设计
      ●  VDD/VDDQ电源设计
      ●  VTT电源设计
      ●  VREF电源设计
5、信号质量及时序优化要点
      ●  如何选择阻抗
      ●  层叠设置必须注意的问题
      ●  Date lane优化要点
      ●  ADDR/CMD/CNTL/CLK优化要点
      ●  DDR3接口布线优化要点
      ●  VDD/VDDQ电源设计要点
      ●  VTT电源设计要点
      ●  VREF电源设计要点
6、DDR3 接口仿真方法
      ●  仿真设置关键点
      ●  如何解读仿真结果
      ●  信号质量仿真、演示
      ●  眼图质量仿真、演示
      ●  时序仿真、演示
第二部分:Gbps高速差分SIPI设计
1、高速差分设计8个关键控制点
      ●  高速差分互连系统结构
      ●  眼图关键特征参数解读
      ●  高速差分设计8个关键控制点
2、S参数及TDR
      ●  理解S参数
      ●  利用S参数提取信息
      ●  利用S参数debug
      ●  反射与TDR
      ●  TDR分辨率
3、耦合干扰问题
      ●  同层线间串扰
      ●  层间串扰
      ●  孔与孔的耦合干扰
      ●  回流路径引起的耦合干扰
      ●  通过电源系统产生耦合干扰
      ●  各种耦合干扰的规避措施
4、抖动问题
      ●  引起抖动的常见因素
      ●  耦合干扰如何影响抖动
      ●  ISI如何影响抖动
      ●   AC耦合电容如何影响抖动
      ●  阻抗不连续如何影响抖动
      ●  参考平面如何影响抖动
      ●  电源噪声如何影响抖动
      ●  差分对配置如何影响抖动
      ●  差分不对称性影响抖动
5、差分、共模的转换
      ●  详解模态转换
      ●  模态转换对眼图质量的影响
      ●  解决模态转换问题的各种措施
6、互连通道阻抗优化
      ●  阻抗连续性优化内容
      ●  过孔研究及优化
      ●  金手指焊盘特性及优化
      ●  AC耦合电容焊盘优化
7、电源优化设计
      ●  摸透磁珠滤波器的脾气
      ●  L型还是PI型
      ●  负载之间的电源干扰
      ●  优化电源树结构
      ●  电源树优化示例
      ●  SERDES接口模拟电源设计要点sale service
讲师介绍
---------------------------------
于争  博士  著名实战型信号完整性设计专家
      多年大型企业工作经历,目前专注于为企业提供信号完整性设计咨询服务。拥有《信号完整性揭秘–于博士SI设计手记》 《Cadence SPB15.7 工程实例入门》等多本学术及工程技术专著。录制的《Cadence SPB15.7 快速入门视频教程(60集)》深受硬件工程师欢迎。
      近15年的高速电路设计经验,专注于高速电路信号完整性系统化设计,多年来设计的电路板最高达到28层,信号速率超过12Gbps,单板内单电压轨道电流最大达到70安培,电路板类型包括业务板卡、大型背板、测试夹具、工装测试板等等,在多个大型项目中对技术方案和技术手段进行把关决策,在高速电路信号完整性设计方面积累了丰富的经验。
      曾主讲数十场信号完整性设计、信号完整性仿真等课程。曾为HP,Rothenberger,Micron,东芝,Amphenol,Silan,Siemens,联想,中兴,浪潮,方正,海信,中电38所,中电36所,京东方,中航613所,北京微视,上海国核自仪,航天2院25所,中科院微电子所,上海先锋商泰,无锡云动,厦门飞华环保等多家企业及科研院所提供咨询及培训服务。公开课及内训企业覆盖了通信电子、医疗器械、工业控制、汽车电子、电力电子、雷达、导航、消费电子、核工业等多个行业.
 
开课时间:2018-12-21 温馨提示:本课程可邀请老师到企业内部培训!
机构名称:深圳市威硕企业管理咨询有限公司 咨询电话:0755-26506757 33558698
课程地区:北京
联 系 人:李正华先生 彭静小姐 郑江波先生
浏览次数:
电子信箱:martin@ways.org.cn


中国电子标准协会培训中心(http://www.ways.org.cn)专业提供可靠性设计、热设计、SMT工艺、电路设计、架构设计、硬件测试、研发管理、嵌入式软件测试、EMC培训、软件技术等课程及服务。欢迎来电来函咨询:0755-26506757 13798472936 martin@ways.org.cn

免费咨询/报名 请仔细填写以便我们安排此课程专业人士第一时间回复您!
您的姓名:
参加人数: 率高、链路工作不稳定?!
问题出在哪里?如何解决?怎样设计才能一板成功?
      在长期为客户解决问题并整改的过程中,我们发现,DDR3接口、Gbps高速差分接口是出问题极多的两个部分,大量的整改项目都和这两个接口的问题有关。
      在帮助客户解决故障过程中,我们发现了大量问题:整体设计不合理、关键点控制不到位、细节优化不到位……
      为了提高一板成功率,基于对故障成因的深度分析,本课程对这两种接口的信号完整性及电源完整性设计进行了精心梳理,内容涵盖:SIPI设计的关键点、优化设计方法、必须注意的细节问题、怎样做好设计控制、必要知识点等等。

Benefits /课程收益
解决故障的清晰思路、一板成功的设计秘诀!

Objects /参加对象
从事硬件开发部门主管、硬件项目负责人、SI工程师、硬件开发工程师、PCB设计工程师、测试工程师、系统工程师
*人,报名参加2018-12-21开始,在北京举办的《信号完整性-DDR3接口Gbps高速差分SIPI设计》(课程编号:19871)。
联系电话: *  移动电话或传真:
电子邮件: * 所在单位:
咨询内容:
(或备注)
*
 

  近期推荐课程
·[上海]高速系统PCB互连设计及信号、电源完 ·[黑龙江]高速系统PCB互连设计及信号、电源完
·[山东]高速系统PCB互连设计及信号、电源完 ·[广东]硬件测试技术及信号完整性分析
·[上海]硬件测试技术及信号完整性分析 ·[河北]硬件测试技术及信号完整性分析
·[山东]硬件测试技术及信号完整性分析 ·[广东]硬件测试技术及信号完整性分析
·[江苏]硬件测试技术及信号完整性分析 ·[北京]硬件测试技术及信号完整性分析
 
官方微信号 pxke02 
相关课程
                                更多...
推荐公开课
                                更多...
推荐内训课
                                更多...
资讯中心

中国电子标准协会培训中心(深圳市威硕企业管理咨询有限公司)成立于2006年,经过十多年的发展,在国内外业界技术顾问及广大客户的支持下,我培训中心已成为一家专业的电子技术、研发、管理、企业资格及电子标准培训服务提供商,致力为各企业提供成熟的企业技术、管理及标准培训服务。借鉴国际先进的电子技术应用与管理理念,让协会整合以“技术”为核心的企业资源体系,解决企业运营过程中的技术难题,提升生产、运作与工作效率,增强企业核心能力,赢得竞争优势,最终实现企业长期追求的使命与愿景。
经典课程:可靠性设计各种设计技术(包括可靠性降额设计、硬件测试、可靠性余度设计、可靠性动态设计、电路设计、可靠性环境防护设计、EMC培训、热设计、硬件测试、可靠性安全设计、缓冲减振设计、静电防护设计等)、SMT技术管理培训、EMC培训、硬件测试、IPC标准(IPC-A-610E标准、IPC-A-7711/21标准、IPC-A-620A标准、IPC-A-600H标准、IPC J-STD-001标准)、电路设计、硬件测试、ESD防静电防护、ESD设计、硬件测试、EMC培训、电路设计、硬件测试技术及信号完整性分析、硬件测试、DFM电子可制造性设计、机械结构设计、加速试验和筛选技术和模拟仿真技术、硬件测试、EMC培训、失效分析、EMC培训、电路设计、EMC培训、故障模式影响及危害性(FMEA、FMECA)和故障树分析(FTA)、元器件可靠性设计、硬件测试、电路设计、软件可靠性设计、硬件测试、软件测试(黑盒和白盒)、电路设计、可靠性设计各种试验技术(环境应力筛选试验、EMC培训、硬件测试、可靠性工程试验、可靠性统计试验等)以及可靠性管理是我协会的强项;软件类:架构设计、EMC培训、硬件测试、C语言、电路设计、UI设计、硬件测试、需求分析、电路设计、软件项目管理、硬件测试、电路设计、Oracle、软件敏捷、.NET、EMC培训、硬件测试、Android、硬件测试、软件配置管理、Linux、硬件测试、CMMI、软件重构、C++等等

服务热线:0755-33558698 26506757 传真:0755-33119039 电子邮件:martin@ways.org.cn
客服 QQ:52630255 751959468 1305933375 385326049
中国电子标准协会培训中心(http://www.ways.org.cn)网站 ICP注册号:ICP备257378787号